⑩ 日本国特許庁(JP)

①実用新案出願公開

母公開 昭和62年(1987)3月25日


⑩ 公開実用新案公報(U) 昭62-48097

庁内整理番号

識別記号

@Int_Cl_1

	11 C		5/00 12/14 12/16		3 0 3 3 1 0	-	6549-5B B-8219-5B B-7737-5B	審査請求	未請求	(全	頁)
図考案の名称 R				λM オ	7-K						
					②実	顖	昭60-138509				
愛出 願 昭60(1985)9月10日											
個考	案	者	伊	藤	2	志	東京都西多摩郡羽	村町栄町3丁目2章	番1号	カシオ言	+算機
*							株式会社羽村技術	センター内			
砂考	案	者	渥	美	II.	城			番1号	カシオ言	†算機
					•		株式会社羽村技術				
⑫考	案	者	藤	田	E	起 志			番1号	カシオ語	+算機
							株式会社羽村技術	センター内			
⑪出	P	人	カシ	ノオ書	 算機株	式会社	東京都新宿区西新	宿2丁目6番1号			
沙代	理	人	弁理	里士	鈴江	武彦	外2名	-	-		



明 細 書

1. 考案の名称

RAMD-F

2. 実用新案登録請求の範囲

小型電子機器内部のRAMの拡張用として外部よりコネクタを介して装着されるRAMカードにおいて、データの書込みを禁止するプロテクトスイッチの設定状態に応じて上記小型電子機器からRAMカードに送られてくる書込み制御信号を断続制御する制御手段とを具備したことを特徴とするRAMカード。

3. 考案の詳細な説明

[考案の技術分野]

この考案は小型電子機器に接続されるRAMカードに関する。

[従来技術とその問題点]

近年、マイクロコンピュータやポケットコンピュータ等の小型電子機器において、外部よりカード状のRAM(以下「RAMカード」と略称する)を接続することの可能なものが多種企画され、製

- 1 -

品化されている。このRAMカードは、内部に1つないしは複数のRAMチップ及び書込まれた記憶内容を保持するためのメモリバックアップ用の電池を備えており、小型電子機器本体に設けられたRAMカード挿入口に差込み挿入することにより、その小型電子機器本体に内蔵されているRAMの拡張用として用いられるものである。

[考案の目的]

この考案は上記のような実情に鑑みてなされた もので、カード自体にメモリプロテクト機構を備 え、記憶内容の破壊を禁止することのできるRA Mカードを提供することを目的とする。 東点

[考案の効果]

この考案は、RAMカードにデータの書込みを禁止するプロテクト・スイッチを設け、このスイッチの状態に応じて小型電子機器本体側から送られてくる書込み制御信号を断続するようにしたものである。

[考案の実施例]

次に上記ケース1内に設けられる電子回路の構成について第2図により説明する。同図において、



11は R A M チップであり、この R A M チップ 11の データ端子D0~D1 がテータパス12を介して小 型電子機器本体側とのコネクタを形成する外部端 子D0~D7に接続される。同様にしてRAMチ ップ11のアドレス端子A0 ~A10がアドレスバス 1.3を介して外部端子A0~A 10に接続される。さ らに小型電子機器本体側からの電源電圧が印加さ れる外部端子 V p p が抵抗 14、ダイオード 15のカ ソード 端 子 、 抵 抗 16及 ぴ R A M チップ 11の 電 源 電 圧端子Vppに接続される。外部端子GNDが、 内 蔵 電 池 17の マイナス 側、プロテクトスイッチ 2 の オン 側 の 固 定 接 点 2 a 及 び R A M チップ 11の グ ラ ンド端子GNDに接続され、内蔵電池17のプラス 側 端 子 は 、 抵 抗 18を 介 し て 上 記 ダ イ オ ー ド 15の ア ノード端子と接続される。抵抗16の外部端子 Vppと接続されない他端がプロテクトスイッチ 2 の オ フ 側 の 固 定 接 点 2bと 接 続 さ れ 、 こ の プ ロ テ クトスイッチ 2 の可動接点 2 c がインバータ 19及び ナンド回路20の入力端子に接続される。上記抵抗 14の外部端子Vppと接続されない他端は外部端 子CEとも接続され、この外部端子 CEは他にイ CEは他にイ CEは機ないの人力端及びRAMチップ 11の 端子 B込み が B B A M チップ 11の ボータの B B A M チップ 11の ボータ 22の 入力端に接続され、このインド回路 20 及びアンド回路 23の A M チップ 11の 端子 V ド回路 20 の出力 端 B B A M チップ 11の 端子 O E に接続され、上記 アン は B R A M チップ 11の 端子 O E に接続され、上記 アン は B B A M チップ 11の 端子 O E に接続され、上記 ア は B B B C 3の出力端が、小型電子機器に 書込み禁止状態を表示させるための外部端子 N. Wに接続される。

次いで上記第2図の回路に対応した小型電子機器本体側の回路構成について第3図により説明する。同図で31は制御部であり、この制御部31からRAMカードへのデータの割込みを指定するW「は e 信号はフリップフロップ(以下「F/F」と略称する)32のセット(S)端子に入かされる。このF/F32のQ端子からの出力がインバータ33を介して反転され、書込み/読出し信号WRとし

て出力される。一方、RAMカード側の外部端子 N. Wからの書込み禁止信号は、オア回路33を介 してト記F/F32のリセット(R)端子に入力さ れると共に、F/F34のS端子にも入力される。 このF/F34のQ端子から出力される信号は、書 込禁止状態を表示するための信号として表示制御 部35に送出される他、遅延回路36にも送られる。 この遅延回路36は、F/F34からの入力信号に適 宜遅延を与えた後に、その信号をオア回路37を介 して再びF/F34のR端子に送出する。上記制御 部31がRAMカードへのデータの書込みを中止す るために出力するReset信号は、上記RAM カードからのN. W信号と同じくインバータ 33を 介してFノF32のR端子に入力されると共に、オ ア回路37を介してF/F34のR 端子に入力される。 上記表示制御部35は、F/F34のQ端子から入力 される信号により、制御部31から送られてくる表 示データに代わって、表示部38にRAMカードへ のデータの書込みが禁止状態であることを表示さ せる。



続いて上記実施例の動作について説明する。ま ず第2図において、RAMカードへのデータの書 込みを禁止しないように、プロテクトスイッチ 2 をオフ状態に設定すると、プロテクトスイッチ 2 の接点2bと2cとが導通することとなるので、小型 電子機器本体側からの電源VDDまたは内蔵電池 17の電源によりナンド回路20のゲート信号が"H" レベルとなる。この結果、小型電子機器本体側か らのデータの書込み/読出しを制御する信号WR が書込みを指定する"L"レベルとなると、これ がインパータ 22で 反 転されて " H " レベルとなっ てナンド回路 20に入力され、これに伴ってナンド 回路 20が " L " レベルの信号をRAMチップ 11の 端子WRに入力して、RAMチップ11がデータの **鸖込み状態となる。したがってRAMチップ 11で** は、アドレスバス13を介して端子A0~A10に入 力される指定アドレス位置に、データバス12を介 して端子D0~D7に入力されるデータが割込ま れるものとなる。この場合、インバータ19に入力 される信号も "H"レベルであるので、その反転

出力"し"によってアンド回路23の出力は"し"レベルとなり、小型電子機器本体側に送られる書込み禁止を指令する信号は"し"レベルとなって、小型電子機器本体側に何の影響も与えず、通常の書込み/読出し動作が行なわれる。

 でのデータの読出しは可能であるが、データの書 込みは不可能となる。この場合、インバータ19に 入力される信号は"L"レベルであり、その反転 出力として"H"レベルの信号がアンド回路23に 入力される。したがってアンド回路23では、この インバータ19からの"日"レベルの信号により、 チップィネーブル信号CE、書込み/読出し信号 WRが共に"し"レベルとなると、その出力が "H"レベルとなってかえこみ禁止を指令するN. W信号として小型電子機器本体側に送出される。 小型電子機器本体側では、第3図に示したよう に"H"レベルのN、W信号が送られてくると、 この信号がアンド回路23を介してF/F32のR端 子とF/F34のS端子とに入力される。F/F32 はR端子への入力によりQ端子から出力するRA Mカードへのデータの貫込みを指示する信号を停 止させる。また、F/F34は、S端子への入力に より Q 端子からの出力が" H " レベルとなり、こ れを表示制御部35及び遅延回路36に送出する。表 示 制 御 部 3 5 は 、 こ の F / F 3 4 か ら の 信 号 に 応 じ て

海道

制御部31から送られてくる表示データによる表示 部38での表示動作を中断し、代わってRAMカー ドへのデータの貫込みが禁止状態であることを表 示させる。 - 方表示制御部 35と共にF/F34の Q 端子からの信号を入力された遅延回路36では、こ の信号入力に従って特定時間のカウント動作を行 ない、その時間が経過した後に、"日"レベルの 信号をオア回路37を介してF/F34のR端子に送 出する。そのため、F/F34はリセットされて、 Q端子からの出力を再び"L"レベルとし、これ によって表示制御部35による表示部38でのデータ の鸖込み禁止の表示を終了する。このようにして、 RAMカードでのデータの書込み禁止が実行され ると共にそれが表示部38にも特定時間表示される ので、使用者はプロテクトスイッチ2の設定状態 を表示部38で認識することができるようになるも のである。

なお上記実施例では、RAMカード内にRAM チップが1つ備えられたものについて示したが、 これに限定するものではなく、複数のRAMチッ プを備え、各RAMチップ毎にデータの書込みを 禁止するようにすることも容易に考えられる。

[考案の効果]

以上のようにこの考案によれば、RAMカードにデータの書込みを禁止するプロテクト・スイッチの状態に応じて小型電子機器本体側から送られてくる書込み制御信号を破壊するようにしたので、不用意に記憶データを破壊してしまうことなく、使用者自身が記憶データをを保護することのできるRAMカードを提供することができる。


4. 図面の簡単な説明

図面はこの考案の一実施例を示すもので、第1 図は外観構成を示す斜視図、第2図は回路構成を示すプロック図、第3図は第2図の回路が接続される小型電子機器本体側の回路構成を示すプロック図である。

1 ··· ケース、 2 ··· プロテクトスイッチ、 2 a~ 2 c ··· 接点、 11··· RAMチップ、 12 ··· データバス、 13 ··· アドレスバス、 17··· 内蔵電池、 2 0 ··· ナンド 回路、

23… アンド回路、 31… 制御部、 32, 34… フリップフロップ (F/F) 、 35… 表示制御部、 36… 遅延回路、 38… 表示部。

出願人代理人 弁理士 鈴 江 武 彦




第 1 図

1387


中 9月65-48097三

出 願 人 カシオ計算機株式会社 代 理 人 鈴 江 武 彦



第 2 図

1388 実品の-48097 出 願 人 カシオ計算機株式会社



第 3 図

1.389

実開62-48097 出願人 カシオ計算機株式会社 代理人 鉛 江 武 彦